0 引 言
SiC作为第三代宽禁带半导体材料的典型代表，具有高临界击穿场强、高热导率、高电子饱和漂移速 度、大禁带宽度、抗辐射能力强等特点，能够满足下一代电力电子装备对功率器件更大功率、更小体积和高温高辐射等恶劣条件下工作的要求，有缩小尺寸、减少功率损耗和降低冷却要求等优点。碳化 硅已经成为电力电子中高端应用必不可少的材料，在新能源汽车、光伏、储能、轨道交通、智能电网等 领域带来了革命性的变化。在过去几年中，电动汽车的普及推动了SiC功率器件持续供不应求。目前的SiC功率器件主要由直径 6 英寸的晶圆来生产，主流外延厂商6英寸外延片的出厂标准为：厚度不均匀性不大于3%，掺杂不均匀性不大于6%，三角形和掉落物缺陷密度不大于0.5cm-2。
SiC行业头部公司一直在研究开发 8 英寸SiC晶圆。国外Cree公司（现改名为Wolfspeed）和II-VI Incorporated公司（现改名为Coherent）在 2015 年分别展示了 8 英寸SiC晶圆，2022 年Wolfspeed全球首家一体化 8 英寸SiC芯片工厂启用，而在欧洲，由工业界和学术界的 27 名合作伙伴组成的欧洲SiC 8 英寸试生产线项目REACTION（euRopEAn siC eighT Inches pilOt-liNe）于 2022 年开发出了用于生产功率 器件的 8 英寸SiC中试生产线，该项目采取了分步开发的策略来推进 8 英寸SiC晶圆，低质量机械级晶 圆用来支持开发与 8 英寸晶圆尺寸兼容的产线设备，测试和优化生产线中不同生产工具的处理能力；高 质量工艺级晶圆用于生长外延膜，开发和优化外延过程工艺参数，并最终生产功率器件。项目在LPE研发 的水平式商业 8 英寸机上进行了外延生长，生长的外延膜指标如下：厚度不均匀性为 2.1%，浓度不均 匀性为 3.3%。可以看出，外延膜的不均匀性已经达到商业可用的水平，获得了一个很好的进展，但是缺 陷率高达 3.05 cm-2，其中杀手缺陷密度高达 1.35 cm-2，尚不能满足后端芯片商业化量产制造的需求。
在国内 8 英寸SiC晶圆开发上，从 2021 年开始截至到 2023 年底，山东大学、北京天科合达半导体股 份有限公司（简称“天科合达”）、山西烁科晶体有限公司（简称“山西烁科”）、广州南砂晶圆半导体技 术有限公司（简称“南砂晶圆”）等超过 10 家公司和研究机构先后发布了 8 英寸导电型 4H-SiC衬底晶圆，也对 8 英寸长晶炉热场进行了分区模拟研究，从表 1 的对比中可以看出，尽管相对国外研发 时间较晚，但是国内在 8 英寸晶圆研发的公司数量和速度上已经在快速赶超国外。
在SiC的 8 英寸外延环节国内也发展迅速，厦门大学于 2023 年 3 月发布了 8 英寸 4H-SiC外延成果，厚度和掺杂浓度不均匀性分别为 2.3%和＜7.5%，表面缺陷密度＜0.5 cm-2。从表 2 中数据（截至 2024.1.1）同样可以看出，国内在 8 英寸SiC外延这个环节也在迅速发展。
1 、8 英寸 4H-SiC 晶锭生长
2 、SiC晶锭到 8 英寸衬底晶圆的制备
南砂晶圆已经向广东天域交付了多批次的 8 英寸衬底片，从表面形态和电学角度对衬底片进行了表 征，用FlatMaster 200 测量的交付晶圆的平均厚度为 500.8 μm，表明切片工艺提供了良好的晶圆间重复 性；片内总厚度偏差（total thickness variance, TTV）的平均值约为2.4 μm；交付晶圆的平均翘曲度为 7.1 μm，能够满足后续生产设备的基本要求。通过非接触图谱系统LEI 1510 测量的晶圆电阻率，交付晶圆的 平均值为22.8 mΩ∙cm，在 15~25 mΩ∙cm的目标范围内，片内偏差小于 3%。湿法腐蚀是一种快速、有效的 测量衬底中的位错缺陷分布的方法，被业内广泛采用。南砂晶圆研究团队使用熔融KOH对制备的 8 英 寸导电型 4H-SiC单晶衬底衬底进行选择性蚀刻，腐蚀温度 450 ℃，腐蚀时间 40~50 min。由于腐蚀速率 的各向异性，缺陷位置会形成规则形状的腐蚀坑，螺位错（threading screw dislocation, TSD）的蚀刻速率 比刃位错（threading edge dislocation, TED）高，使得TSD的腐蚀坑比TED更大，从而可以根据显微镜图像很容易地对二者进行区分，混合型螺位错（TMD）算作TSD，而基平面位错（base plane dislocation, BPD）呈典型的贝壳形可以很容易地识别计算出来。在合适的腐蚀条件下，SiC晶圆Si面的位错缺陷腐蚀 坑形状清晰，尺寸适中，完全显露且没有交叠。将腐蚀后的晶圆用沸腾的酒精和蒸馏水反复清洗，擦干后进行测试。采用位错瑕疵检测仪（型号LFMSiC）自动识别统计不同类型位错对应的特征腐蚀坑数量， 设备可以准确的识别各类型位错，并经过人工对视觉识别系统的结果进行了复核确认，确保目前方法结果的可靠性，从而得到 8 英寸4H-SiC衬底晶圆的TSD和BPD密度及分布情况，如图3所示，平均BPD密度为251cm-2，平均TSD密度小于1cm-2。实现了近“零TSD”和低BPD密度的 8 英寸导电型4H-SiC单 晶衬底晶圆制备。
3、8 英寸晶圆上生长 4H-SiC外延层及重复性研究
本研究在 8 英寸晶圆上实现了速率为 68.66 μm/h的外延生长，获得了标称厚度为 11.44 μm、掺杂浓度 为 10.50×1015 cm-3 的外延层。用红外快速傅立叶变换光谱（FT-IR）法测量外延层的厚度，汞探针法测量掺杂浓度，原子力显微镜(AFM)检测外延膜的表面粗糙度，Sica88 表面检测系统观测表面缺陷情况。图 4 和图 5 分别显示了8英寸SiC晶圆上生长的外延层的厚度和掺杂浓度沿径向分布图。外延层厚度的平均值为11.44 μm，标准偏差为0.10 μm，用标准偏差和平均值之比评估的厚度不均匀性为0.89%。外延层掺杂浓度的平均值为 10.50×1015cm-3，标准偏差为0.22×1015cm-3，掺杂不均匀性为 2.05%，AFM表征结果显示表面均方根粗糙度为 0.162 nm，三角形+掉落物缺陷密度为 0.11 cm-2，与外延片出厂标准对比可以发 现，本实验结果的不均匀性和杀手缺陷密度都优于表 2 中发布的 8 英寸外延片数据，也达到了 6 英寸优良 外延片的水平，完全满足大批量出货要求的指标。
3、芯片产品线上的初步操作和设备兼容性测试
5、结论
实现高质量 8 英寸SiC晶圆制造和外延生长是推进下一代大尺寸功率器件生产的基础性的一步，本文 概述了在广东天域的协调下，8 英寸SiC晶圆工业试验线的建立和进展。用新型PVD长晶炉扩径生长得到 晶锭，经过切磨抛得到 8 英寸SiC衬底晶圆。测量结果证明，8 英寸SiC衬底晶圆平均BPD密度低至 251 cm-2，平均TSD密度小于 1 cm-2，实现了近“零TSD”和低BPD密度的 8 英寸衬底，已经可以满足外延和 芯片加工生产要求。采用垂直式SiC国产外延设备，在天域半导体实验室中对南砂晶圆公司研发的国产 8 英寸晶圆进行了外延生长，实现了速率为 68.66 μm/h的快速外延生长，厚度不均匀性为 0.89%，掺杂不均 匀性为 2.05%，这两个指标和缺陷密度已经达到了 6 英寸外延膜的优良水平，完全可以满足生产需要。与 国外已发布的结果对比，厚度和掺杂均匀性均优于国外数据，而缺陷密度只有国外数据的 1/4。重复性试 验的结果发现，本研究下 8 英寸外延重复性良好，具有良好的稳定性，可以进行大批量试生产和进一步量产研究和优化，为芯片生产线生产工具使用 8 英寸晶圆进行了测试和改进实现了 8 英寸兼容性。这项 研究工作为推动 8 英寸SiC晶圆大规模芯片制造方面迈出了重要一步。本研究证明了SiC全产业链的设备 和材料国产化已经取得了巨大的成就，在 6 英寸产业化数年的追赶之后，国内企业在 8 英寸SiC产业化上 已经迎头赶上，在晶圆制备和外延环节已经比国外做得更好。
SiC产业向 8 英寸转变的核心目标是降低成本，扩大应用，目前 8 英寸SiC的晶圆制备和外延应用研 究已经解决了从无到有的问题，展望未来的研究方向，下一步的工作重点将是继续优化，在大批量生产 中提升效率降低成本。同时，需要在后续的芯片制造环节上继续进行 8 英寸批次试验和量产，从而发现 材料和设备的改善点，进一步提升稳定性和降低缺陷率，研究设备的重复性，持续进行工艺优化，推进 8 英寸SiC外延的快速产业化和国产化，推进整个产业向大尺寸跃升。
来源:中国工陶
